跟着英特尔新一代基于Intel 18A制程的措置器Panther Lake的推出，近期更多对于芯片制造层面的期间细节，包括金属层建立、GAA pitch 参数，以及后面供电（PowerVia）在不同电路区块的执行格式被曝光。

曝光的尊府泄漏，Panther Lake 芯单方面积约110mm²，逻辑与SRAM 均使用HP（High Performance）cells，未接受HD cells。逻辑单位标示为G50H180，SRAM 密度为0.023，与英特尔先前对外裸露的数据相符。

M0 金属层最小间距为36nm；尽管18A 规格曾说起可相沿32nm M0，但该数值对应HD cells（H160）。在18A 架构中，HD 与HP 王人看护5 tracks 遐想，但HD 为32nm pitch，HP 则为36nm。

在晶体管结构方面，逻辑区最小GAA pitch 为76nm，而SRAM PP line pitch 为52nm。金属层建立上，前侧（front side）共有15 层金属层，背侧（back side）则有6 层金属层，其中BM5 层功能接近重布线层（RDL）。

SRAM 未采PowerVia，与结构间距干系

值得戒备的是，开元棋牌官网天然18A 导入PowerVia 后面供电期间，但SRAM 区块并未接受该架构。

按照英特尔此前的期间评释，18A 的PowerVia 需在GAA 结构之间保留特定间距，以将后面电源成功清爽至前侧战役层并供电至source 端。由于SRAM 单位pitch 较为淡雅，导入后面供电将牵动cell 尺寸遐想，因此未在该芯片上执行。

市集不雅察指出，若在SRAM 单位中插入PowerVia，可能需将举座cell 高度加多约1.1 倍，以知足结构间距需求。因此在18A制程并未全面鼓励。

{jz:field.toptypename/}

左证当今筹算，英特尔下一代14A 制程将改采BSCON 架构，从后面成功清爽至source 端，镌汰对GAA 结构间距的收尾。业界预期，在新架构下，SRAM 区块将可能相沿后面供电。

在金属材料方面，18A 的MEOL contact vias 以及BEOL V0/V1 使用钨（W），并未接受先前市集传说中的钼（Mo）。不外英特尔已筹算于14A 世代引入Mo。至于M0 金属层，当今仍采铜（Cu），且14A 亦将不息铜材料。

• 期间
• Intel
• 更多
• 开元app
• 18A